

### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02100367 A

(43) Date of publication of application: 12.04.90

(51) Int. CI

# H01L 29/784 H01L 29/68

(21) Application number: 63253196

(22) Date of filing: 07.10.88

(71) Applicant:

NISSAN MOTOR CO LTD

(72) Inventor:

**MURAKAMI YOSHINORI** 

# (54) VERTICAL CONDUCTIVITY MODULATION TYPE MOSFET


(57) Abstract:


PURPOSE: To prevent latch up from occurring and lower the ON-state resistance during operation by forming the junction faces of a source electrode and a drain area into the form of Schottky junctions passing minority carriers only in the direction of the source electrode from the drain area.

CONSTITUTION: A groove is made in a drain area close to a base area, a source electrode 17 electrically connected with the base area and a source area is formed in said groove, and the junction faces of the source electrode 17 and the base area are formed into the form of Schottky junctions 17s passing minority carriers only in the direction of the source electrode 17 from the base area. That is, the Schottky junctions 17s formed under the source electrode 17 do not obstruct the passage of holes, therefore, the attracted holes flow into the Schottky junctions 17s without obstruction to reduce the flow of the holes emitted from a p<sup>+</sup> type anode area 11 to p type base areas 13 to an ignorable quantity, so that an npn transistor Tr2 does not operate

even if a hole current increases. Thereby latch up does not occur.

COPYRIGHT: (C)1990,JPO&Japio





19 日本国特許庁(JP)

① 特許出願公開

## ⑫ 公 開 特 許 公 報(A)

平2-100367

@Int. Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)4月12日

H 01 L 29/784 29/68

8526-5 F 8422-5 F

H 01 L 29/78

3 2 1 審査請求 未請求 請求項の数 2 (全9頁)

❷発明の名称

**樹型伝導度変調型MOSFET** 頭 昭63-253196

②特 昭63(1988)10月7日 29出

神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社

内

日産自動車株式会社 の出願人 弁理士 和田 成則 四代 理 人

神奈川県横浜市神奈川区宝町2番地

1. 発明の名称

縦型伝導度変調型MOSFET

2. 特許請求の範囲

1.第1項電性の半導体基体の一方の主面に形成さ れた第2導電性のドレイン領域と、このドレイン 領域の表面に形成された第1海流性のベース領域 と、このベース領域内であって返頭に形成された 第2 遊復性のソース領域と、上記ベース領域の表 而に絶縁膜を介しかつ上記ドレイン領域およびソ - ス領域にまたがって形成されたゲート電極を存 する縦型伝導度変調型MOSFBTにおいて、

上記ペース領域近傍の上記ドレイン領域に、上 記ペース領域およびソース領域と電気的に接続さ れるソース電極を形成し、このソース電極とドレ イン領域との接合値を、ドレイン領域からソース **電極方向にのみ少数キャリアを通過させるショッ** トキー接合に形成したことを特徴とする縦型伝導 度変調型MOSFET。

2.第1課職性の半導体基体の一方の主面に形成さ

れた第2歳頃性のドレイン領域と、このドレイン 領域の表面に形成された第1導電性のベース領域 と、このペース領域内であって変陋に形成された 第2項電性のソース領域と、上記ペース領域の没 前に換縁脚を介しかつ上起ドレイン鎖域およびソ ース領域にまたがって形成されたゲート電極を有 する縦型伝導変変調型MOSFETにおいて、

上記ペース領域近傍の上記ドレイン領域に海部 を斜設し、その游部の内面に、上記ベース領域お よびソース領域と電気的に接続されるソース電極 を形成し、このソース電極とベース領域との接合 面を、ベース領域からソース電極方向にのみ少数 キャリヤを通過させるショットキー接合に形成し たことを特徴とする疑型伝導度変調型MOSFB т.

#### 特開平2-100367(2)

#### 3.発明の詳細な説明

#### (産業上の利用分野)

この発明は、縦型伝導度変調型MOSFETの 改良に関する。

#### (従来の技術)

従来、経型伝導度変調型MOSPETとしては、 米国特許 4 3 6 4 0 7 3 号公報記載のものが知られている。これは第7 図に示されるように、p・型アノード領域 1 1、n・型バッファ領域 1 1 a、n・型ドレイン領域 1 2 の表面部分に拡散等により形成されたp型ベース領域 1 3 の上面に形成されたn・ソース領域 1 4、および変面のn・型ドレイン領域 1 2 とp型ベース領域 1 3 とn・ソース領域 1 4 におよびで 1 3とn・ソース領域 1 4 におけん 1 6 等により構成されている。

この縦型伝導度変調型MOSFBTは、通常の 縦型nチャネルMOSFBTのn・型パッファ領 域llaに、p・型アノード領域llを付加した 構造とみなせるものであり、動作時にはこの p・型アノード領域 l l から n・型バッファ領域 l ! a、n・型ドレイン領域 l 2へ正孔が註人されて 電気伝導度が変換し、オン抵抗が大幅に低下する。

適常の疑想MOSFBTでは、高耐圧にする役、n・型ドレイン領域の抵抗を高くし、またその厚みも増さねばならないためオン抵抗が増大してしまうが、図示した疑型伝導度変調型MOSFBTであれれば、オン抵抗を増大させずに耐圧を大きくすることが実現可能であるとして注目されている。

また他の従来例として、第9図に示されるものがある。これは p・型アノード領域 2 1、 n 型ベース領域 2 3 の 変 面部 分に拡散等により形成された p 型ベース領域 2 4 、このベース領域 2 3 の中央に深い拡散による p・領域 2 4 a、およびベース領域の表面に違く 後い p・・領域 2 4 b がある。 さらにこの p 型ベース領域 2 4 の上面に形成された n・ソース領域 2 5 、および 表面の n 型ベース領域 2 3 と p 型ベース領域 3 と p 型ベース 4 に p 型 x p D x p

娘24とn・ソース領域24をまたぐようにゲート酸化膜26を介して形成されたゲート電価27等により構成されている。

この縦型伝導度変調型MOSFETも、前述の 従来例と同様な機能・作用を備えている。

#### (発明が解決しようとする問題点)

しかしながらこのような縦型伝導皮変調型MO SFBTにあっては、pnpnサイリスタの寄生 業子を有することにより、ラッチアップ現象が発 生する可能性がある。

第8回は、第7回における縦型伝導度変調型M OSPB下の等値回路を示す。

図中のTrlは、第7図における(p・型アノード領域11) — (n・型バッファ領域11aと n・型ドレイン領域12) — (p 型ベース領域13)により形成される p n p トランジスタを示している。同じくTr2は、(n・型ドレイン領域12) — (p 型ベース領域13) — (n・ソース領域14)により形成される n p n トランジスタを示している。

p・型アノード領域11は下「1のエミッタに相当し、ここから注入された正孔の一部は再結合によって消滅しないままコレクタに相当する p 型ベース領域13に到達し、低抗 r 。を経てソース電極17に流れ込む。この電波を1。とすると、p 型ベース領域13に電圧降下1。 r 。を生じる。この値がT r 2 におけるベースとエミッタに相当する p 型ベース領域13と n ・ソース領域14のビルトイン電圧 V 。 (約0.6 ボルト)を越えると、正孔電波は n ・ソース領域14に近れ込む。その結果T r 2 が作動し、T r 1、T r 2に正帰還がかかりラッチアップ現なが発生して、以後の疑型伝導度変調型MOSFETの電流調御ができなく

そのため第7図における縦型伝導収変調型MO SPRTについては、寄生サイリスタを効作させないようにするため、低抗・・または電流を1・を小さくしなければならない。

電波!』を小さくする方法として、第7図では、n・型パッファ領域!!a を設けて n・型ドレイン

. 特開平2-100367(3)

領域12への正孔注入効率を低くしているが、同時に伝承度変異効果も低下してしまい、ラッチアップの防止はできるものの、オン低抗が増大してしまう欠点がある。

また他の対策として、正孔電波の多くが電子電流に引きずられてチャネル直下のp型ペース領域を通ることに着目して、第9図に示されるように、p型ペース領域24の下部を突出させて不純物の環度の高い領域24aを形成すると、チャネル低下のp型ペース領域を流れる電流1。がバイバスされる。またp型ペース領域24中のn・ソース領域25下部のチャネル間際までp・型領域13bを形成する低抗r。を供下できる。

いずれにしろこれらの方法では、正孔電波がチャネル近下を流れることに変わりなく、 有効な解 決策にならない。

#### (発明の目的)

この発明はこのような従来の問題点を解消する ためになされたもので、その目的とするところは ラッチアップの発生が防止できてしかも動作時の

と、このドレイン領域の表面に形成された第1 事 電性のベース領域と、このベース領域内であって 表面に形成された第2 導電性のソース領域と、上 記ベース領域の表面に絶縁膜を介しかつ上記ドレ イン領域およびソース領域にまたがって形成され たゲート電極を有する報型伝導度変調型MOSF

上配ベース領域近傍の上記ドレイン領域に溝部を創設し、その溝部の内面に、上記ベース領域およびソース領域と電気的に接続されるソース電板を形成し、このソース電極とベース領域との接合面を、ベース領域からソース電極方向にのみ少数キャリヤを通過させるショットキー接合に形成したことを特徴とする。

#### (作 用)

この発明の減型伝導度変調型MOSFBTにおいては、動作時に、ショットキー接合されたソース電極が逆パイアス状態になり、第1 講賞性の半導体基体からドレイン制度に注入される少数キャリアの大部分が、ベース領域を通過することなく、

オン抵抗を低くした鍵型伝導度変調型MOSFB Tを提供することにある。

#### (問題点を解決するための手段)

上記目的を建成するために、この発明は、第1 非電性の半導体と体の一方の主流に形成された第 2 導電性のドレイン領域と、このドレイン領域の 表面に形成された第1 減電性のベース領域と、こ のベース領域内であって裏面に形成された第2 導 電性のソース領域と、上記ベース領域の裏面に逸 疑問を介しかつ上記ドレイン領域およびソース領 域にまたがって形成されたゲート電極を有する様 型伝導度変調型MOSFBTにおいて、

上記ペース領域近傍の上記ドレイン領域に、上記ペース領域およびソース領域と電気的に接続されるソース電極を形成し、このソース電極とドレイン領域との接合調を、ドレイン領域からソース電板方向にのみ少数キャリアを通過させるショットキー接合に形成したことを特徴とする。

またこの発明は、第1項電性の半導体基体の一 方の主面に形成された422線電性のドレイン領域

ドレイン領域裏面のソース電極に吸収されソース 電極に渡れる。そのため、ベース領域での電圧降 下がなくなり、寄生サイリスタの作動が抑止され てラッチアップが発生しなくなる。

#### (実施例)

第1図はこの発明にかかる経型伝導度変調型MOSFBTの第1実施例を概念的に示した部分断面図である。

図において、p・型アノード領域11の上面に
n・型ドレイン領域12が形成されている。この
n・型ドレイン領域12が形成されている。この
p 型ペース領域13が形成され、さらにこの p 型ペース領域13の上面に対をなして n・ソース
領域14、14が形成されている。これら n・型
ドレイン領域12と p 型ペース領域13と n・ソース
領域14の変面をまたぐようにゲート 酸化酸
15を介してゲート 電桶16が形成されている。
このゲート酸化酸15 間を除いた p 型ペース 領域
13と n・ソース 領域14の変面に 金属電極のソース電極17が形成され、このソース 電極17と

n・殻ドレイン領域12間でショットキー接合! 7:されている。ゲート酸化酸15およびゲート 電価16と、ソース電価17との間酸には逸縁体 19が充壌されている。ドレイン電価18はp・ 型アノード領域の下面に形成されている。

 13が配置されている。

第2回は、第1回における経型伝導変異型M OSPBTの等価回路を示す。

図において、Trlは第1図における(p・型 アノード領域11) - (n・型ドレイン領域12) - (p 型ベース領域13)により形成されるpn pトランジスタを示している。同じくTr2は、 (n・型ドレイン領域12) - (p 型ベース領域 13) - (n・ソース領域14)により形成されるnpnトランジスタを示している。トランジスタTr1とトランジスタTr2とによりpnpn

抵抗 r。はp型ベース領域13内を正孔電波が 通過する際に生じる抵抗である。

トランジスタTr1のベースから、トランジスタTr2および抵抗r。を迂回してソース関係! 7に接続された線路 L は、第1図におけるn 型ドレイン領域12からショットキー接合17 = を経てソース電価17に流れる正孔電流の経路に相当する。

このように構成されたことにより、チャネルの 出口付近、およびショットキー接合17g同頃の p型ペース領域13は、電子電流密度が非常に高 くなり、n-型ドレイン領域12に注入された正 孔電流が引き付けられる。その結果この付近にお ける伝導度変関効果が懸も高くなる。

ソース電極17に形成されているショットキー接合17 = は、正孔が通過する際の段壁にならないため、引き付けられた正孔はショットキー接合17 = にそのまま流れ込む。それによりp・型アノード領域11から放出された正孔がp型ベース領域13に流れ込む量は、無視できる程度に減少し、npnトランジスタ下r2は正孔電流が増えても作動することがない。トランジスタ下r2が作動しなければ、寄生サイリスタも作動することがなくなり、ラッチアップ現象も発生することがなくなる。

また誘導負荷を駆動する場合のスイッチオフ時 に発生する高電圧高電流モードについても、電波 の大半を占める正孔電流はショットキー接合 1 7 sに抜れ込むのでラッチアップ発生を防止できる。 第3図は第2実施例を概念的に示した部分斯面 図である。

この実施例では、ソースで極 1 7 と n 型ドレイン領域 1 2 の接合体に、ショットキー接続の代わりに扱い拡散できを有する p 型コンタクト領域 1 2 c が形成されている。 p 型コンタクト領域 1 2 c により、ソースで低 1 7 と n 型ドレイン領域 1 2 とが p n 接合となり、第1 実施例と同様な作用が得られる。なお p 型コンタクト領域 1 2 c は、n・ソース領域 1 4 から p 型ベース領域 1 3 の表面に生成されるチャネルを適遇して n 型ドレイン領域 1 2 に渡出する電子波を妨げることのない循環に形成されている。他の各部については第1 実施例と共通であるので同一の番号を付して詳細な説明を治略する。

以上の第1、第2の実施例によれば、従来例のようなn・ソース領域14直下の抵抗を下げる必要がなくなったため、p型ペース領域13を深い 、放散によって形成する必要がなくなり、その結果

#### 特開平2-100367(5)

チャネル長も短線でき、通常のMOSPBTと同様に微細なセル構造に設計可能となり、単位面積当たりの相互コンダクタンスが向上する。

次に第3実施例について説明する。

第4図はこの発明にかかる第3実施例を概念的 に示した部分斯面図である。

ス電桶 2 8 の n 型ドレイン領域 2 3 との接合国は ショットキー接合されている。ゲート酸化版 2 6 およびゲート電極 2 7 と、ソース電極 2 8 との間 膝には絶縁体 2 0 が充壌されている。ドレイン電 極 2 9 は p・アノード領域の下に形成さている。

動作に際しては、ソース電極28が接地され、ドレイン電極29に正の電位が印加されが一トでは、ソース電極27に刺猬電圧が印加されが一トがオン状態になる。この状態ではショットキー接合28sが逆パイアスされて電子が通過できない。そのため電子はゲート電極27の下面の型ドレイン領域24の変面のに生成される。チャネル24cから「型ドレイン領域23へと流れる。チャネル24cから「型ドレイン領域23へと流れる。チャネル24cから「型ドレイン領域24と、海内に形成されたショットキー接合28sの作用によって生成される。このであり、型アノード領域21へと流れる。このとのチャネル24cとソース電極28の海部との

間隔が狭すぎると、JFRT効果により電流制限 がかかるので、最適の間隔を確保してp型ベース 領域24とソース環極28が配置されている。

第4図に示した第3実施例の等価回路も、第2 例と同じようになる。

このように構成されたことにより、チャネル24 cの出口付近、および電極28周囲のp型ベース領域24は、電子電流密度が非常に高くなり、 n型ドレイン領域23に注入された近孔電流が引き付けられる。その特果この付近における伝導度を調効果が最も高くなる。

電極28の内n・ドレイン領域とショットキー 接合された部分は、正孔が通過する際の障壁にな らないため、引き付けられた正孔は電極28にそ のまま彼れ込む。それによりp・型アノード領域 21から放出された正孔がp 型ベース領域24に 彼れ込む量は、無視できる程度に減少し、npn トランジスタTr2は正孔電波が増えても作動す ることがない。トランジスタTr2が作動しなけ れば、寄生サイリスタも作動することがなくなり、 ラッチアップ現象も発生することがなくなる。

また誘導負荷を駆動する場合のスイッチオフ時 に発生する高電圧高電視モードについても、電波 の大半を占める正礼電波は電悟28のショットキ 一接合した部分へ波れ込むのでラッチアップ発生 を防止できる。

第5 図は第4 実施例を概念的に示した部分所证例である。

この実施例は、第3実施例におけるセルの配置 を交互にしたものであり、第3実施例と同様に有 幼な構造である。

第6図は第5 実施例を概念的に示した部分所順 図である。

この実施例は、第4 実施例における海内に形成されたソース電極 2 8 を短くしたものであり、ソース電極 2 8 は p 型ベース領域 2 4 を買過せずに n 型ドレイン領域 2 3 と接続されないように構成されている。この実施例も海の底部の P 領域がすぐにパンチスルーするので、第4 実施例と同様な性能が得られる。

### 特開平2-100367(6)

第5図、第6図に示される第4、5実施例は、 第4図に示される第3実施例と共通な部分につい て同じ番号を付して詳細な説明を省略した。

以上第 l ~第 5 実施例では、セルの平面構造は ストライプ状でも島状でも可能である。

以上の第1~第5 実施例によれば、p\*型アノード領域 2 1 とn\*ドレイン領域との間の p n 接合に起因する小電圧モードにおける電波の立ち上がりに必要な電圧も最小の値にすることができる。

また従来例のような n・ソース領域 2 5 直下の 低抗を下げる必要がなくなったため、 p 型ベース 領域 2 4 を深い拡散によって形成する必要がなく なり、その結果チャネル長も短縮でき、経済を形 成する面積を考慮してもさらにセル間隔を狭めら れ、単位面積当たりの相互コンダクタンスが向上 する。

以上の説明は第1導電性半導体をP型として説明したがn型でも良いこと言うまでもない。

#### (発明の効果)

この発明は、上記のように経型伝導度変調型M

OSPBTのドレイン領域において、電子電液密度の高いチャネル出口付近にショットキー接合を介して、ソース電極に正孔をパイパスする構造を付加したことによって、電子電流の電気引力により引きつけられた正孔を効率よくソース電極へパイパスし、ベース領域へ正孔を流さないことで、寄生サイリスタの作動が防止されラッチアップ現象の発生が解消される。

また、従来必要であった正孔の注人制限が不要 となることにより、伝導変調効果を充分に発揮す ることができる。

#### 4.図面の簡単な説明

第1図はこの免別にかかる経型伝導度変偶型MOSPBTの第1実施例を概念的に示した部分斯面図、第2図は第1実施例の等価回路図、第3図は同じく第2実施例を概念的に示した部分断面図、第4図は同じく第3実施例を概念的に示した部分断面図、第5図は同じく第4実施例を概念的に示した部分、第6図は同じく第5実施例を概念的に示した部分断面図、第6図は同じく第5実施例を概念的に示した部分断面図、第7図は従来例を示す

部分断而図、第8図は従来例における等価回路図、 第9回は従来例を示す部分断面図である。

- 11・・・p・型アノード領域
- I 2・・・n \*型ドレイン領域
- 12c・・・p型コンタクト領域
- 1 3 ···· p 型ベース領域
- 14・・・n・ソース領域
- 15・・・ゲート酸化膜
- 1 6 ……ゲート電極
- 17・・・ソース電極
- 17まいいショットキー接合
- 18・・・ドレイン電極
- 19…… 趙赫体
- 21・・・・p・型アノード領域
- 2 3 … … n 型ドレイン領域
- 2 4 ···· p 型ベース領域
- 24c・・・チャネル
- 2 5 ···· n 'ソース領域
- 26・・・ゲート放化膜


2 7 ···ゲート電櫃 2 8 ···ソース電櫃

28 # … ・ ショットキー接合

29…・ドレイン電極

## 特開平2-100367(7)


第 / 図



25 24c 27 20 2

# 特開平2-100367(8)

第3 図



# 持開半2-100367(9)

第8 図

